Kurz gesagt
Geben Sie dem Leiterplattenhersteller eine Impedanztabelle statt nur den Hinweis „kontrollierte Impedanz“. Nennen Sie für jede Signalklasse Lage, einseitigen oder differentiellen Sollwert, Toleranz, Referenzfläche, vorgesehene Leiterbahnbreite und Paarabstand sowie erlaubte Anpassungen. Fügen Sie den vorgeschlagenen Lagenaufbau und Material- und Kupfervorgaben bei und legen Sie Testcoupon und Messbericht vor Fertigungsbeginn fest.
- Liste jeder Impedanz-gesteuerten Nettoklasse mit ihrer Schicht, Ziel, Toleranz und Referenzebene.
- Zeigen Sie den vorgeschlagenen Stapel und identifizieren, welche Abmessungen oder Materialien sind fixiert gegen einstellbar.
- Separate Design-Track-Geometrie von der fertigen Brettgeometrie; vereinbaren Sie eine Anpassung des Herstellers, bevor er die Routing-Absicht ändert.
- Geben Sie an, ob Testcoupons und ein gemessener Impedanzbericht in das gelieferte Build-Paket gehören.
Legen Sie vor dem Routing fest, welche Leiterbahnen auf welchen Lagen welche Impedanz benötigen. Ein allgemeiner Hinweis wie „100 Ω differentiell“ benennt weder das Signalpaar noch die Referenzfläche oder die zulässige Abweichung. Übergeben Sie eine Impedanztabelle und einen vorgeschlagenen Lagenaufbau. Kennzeichnen Sie, welche Maße der Entwickler festgelegt hat und welche der Hersteller zur Erreichung des elektrischen Sollwerts anpassen darf.
Was gehört in die Impedanztabelle?
Erstellen Sie eine Zeile für jede gesteuerte Netzklasse. Nennen Sie die Netze oder-Klasse, identifizieren Sie einseitige oder-Differenzimpedanz, Routing-Schicht, Referenzebene, Ziel, zulässige Toleranz, nominale Breite und-Differenzabstand, wo anwendbar. Sagen Sie, ob diese Abmessungen Design Einschränkungen sind oderQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ-AusQ-AFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF Stackup-Checkliste von Westak und Altium’s Herstellungs-Zeichnungs-Leitfaden beide zeigen, warum eine Impedanzzahl ohne Schicht und Die Geometrie ist unvollständig.
| Zu schreibendes Feld | Beispieleintrag (illustrativ) | Warum der Shop es braucht |
|---|---|---|
| Nettoklasse / Schicht | USB_RX/TX-Paar auf L3 | Verbindet ein Testziel mit der gerouteten Geometrie. |
| Ziel / Toleranz | 90 Ω-Differenzial, ±10% bei Coupon | Stellt die messbare Anforderung fest; Werte hier sind ein Beispiel, keine PCBArise-Fähigkeit beanspruchen oder eine USB-Designregel. |
| Einzelnachweise | Solid L2 Bodenebene | Definiert den vom Feldlöser angenommenen Rückweg. |
| Geometrie | CAD Breite und Lücke pro angehängter Stapelzeichnung; Hersteller, um endgültige geätzte Abmessungen vorzuschlagen | Unterscheidet gezogene Merkmale von dem, was hergestellt wird. |
| Überprüfung | Same-Panel Coupon Matching L3 Struktur; Bericht gemessen Differentialimpedanz | Definiert, was tatsächlich gemessen wird und geliefert. |
Die Probe ist ein form-fill Beispiel. Ersetzen Sie sein Ziel, Toleranz, Schicht und Nettoklasse mit Anforderungen aus der Schnittstellenspezifikation und signal-integrity design. Es ist kein universelles 90 Ω-Regel; ist auch nicht ±10% Ein Versprechen, das PCBArise kann für jede Konstruktion.
Anpassbare Beispielnotiz für die Fertigung
Legen Sie die Tabelle oben auf der Fertigungszeichnung oder in einem angehängten Impedanzzeitplan. Dann fügen Sie eine Notiz wie diese hinzu und ersetzen Sie jeden Klammerpunkt durch Ihre Designdaten:
Kontrollierte Netze: [Nettoklasse] auf [Signalschicht], bezogen auf [Ebenenschicht], [Einseitiges/Differenzielles] Ziel [Ω] mit [Toleranz] am angegebenen Coupon. Nominale CAD-Spurbreite [Wert]] und [Wert]. Der Hersteller kann Änderungen an [erlaubte Breite/Lücke] vorschlagen. oder Dielektrizität] vor dem Werkzeugen; ändern Sie nicht [feste Brettstärke, Materialfamilie, Ebene Zuordnung oder Paarabstand] ohne Designer-Zustimmung. Verwenden Sie einen Coupon aus dem gleichen Panel, der die fertige Struktur repräsentiert und das gemessene Ergebnis mit der Sendung enthalten.
Wenn der Hersteller eine Breitenkompensation besitzt, sollten Sie genügend Routing-Freiraum für diese Einstellung einbeziehen. Wenn der Designer eine harte Breite oder-Lücke besitzt - zum Beispiel, weil der BGA-Austritt nicht wachsen kann -, markieren Sie ihn fest. Geben Sie keine Genehmigung für ein Stapel, das das Ziel erreicht, indem Sie eine nicht verhandelbare mechanische oderXQQXQQQQQQQQQQQQQQQQQQQQXQ Routing Routing Routing Einschränkung.
Welche Angaben zum Lagenaufbau verändern die Impedanz?
Geben Sie die Schichtreihenfolge, das beabsichtigte Signal an und Flugzeugzuweisungen, Kern und Prepreg-Konstruktion oder akzeptable Materialfamilie, fertige Brettstärke, fertige Kupferanforderungen, Lot-Maske-Behandlung über kontrollierte Spuren und jede angegebene Dielektrizitätsgrundlage. Spurbreite, Paarspalt, Dielektrizitätsdicke, Kupfergeometrie und die Referenzebene alle beeinflussen Impedanz. Die Stackup-Anleitung von Polar Instruments erklärt, warum berechnete Werte die eigentliche Fertigungskonstruktion benötigen und nicht nur einen CAD-Standard.
Für ein Hochfrequenz-Design, geben Sie die Frequenz oder Rise-Time-Kontext zur Auswahl eines Materials, und Zustand, wenn ein bestimmtes Laminat obligatorisch ist. Ersetzen Sie kein generisches Laminat “FR-4” Name für eine materielle Anforderung bei Verlust oder Das dielektrische Verhalten ist Teil des Designs. RF Stapelführung deckt die Materialauswahl im Detail ab; auf dieser Seite geht es um das Handoff-Dokument.
Wer darf Leiterbahnbreite oder Dielektrikumsdicke ändern?
Wählen Sie für jede Variable in der Zeichnung einen Besitzer aus. Ein gemeinsamer Weg ist für den Designer, um das elektrische Ziel, Schichtzuordnung, Ebene festzulegen und maximale Geometriehülle, während der Hersteller exakte dielektrische Dicke vorschlägt und fertige Spurweite nach Auswahl der verfügbaren Materialien und Prozesskompensation. Ein zweiter Weg ist ein vollständig gesperrter Stapel und Geometrie; das gibt dem Hersteller weniger Knöpfe und kann ein anderes Material erfordern oder Keine Route funktioniert, wenn die Handoff leise eine gesperrte CAD-Breite mit einer Notiz mischt, die eine uneingeschränkte Breiteneinstellung ermöglicht.
Wenn der Hersteller eine andere dielektrische Dicke vorschlägt, überprüfen Sie beide Impedanz und die Gesamtdicke, über Seitenverhältnis, Ankopplung an benachbarte Schichten und jeder Steckverbinder oder Gehäusepassform. Die Änderung ist nicht nur eine Zahl in einem Löser.
Wie wird die Impedanz an der fertigen Leiterplatte geprüft?
Geben Sie die Coupon-Konstruktion, Ziel, Toleranz, Messmethode und Berichtserwartung an. Ein Coupon sollte die relevante Routing-Schicht und Referenzebene und durch den gleichen Panel-Prozess wie die Bretter darstellen. Polar’s Heft mit kontrollierter Impedanz bespricht Zeit-Domain-Reflexometrie-Messung und Die Beziehung zwischen Coupon und Ein vorbeiziehender Kupon zeigt an, dass die Probestruktur ihre angegebene Messung erfüllt hat; er beweist nicht, dass jede geroutete Spur die beabsichtigte Geometrie hat, oder dass der gesamte Kanal eine System-Augen-Diagramm-Grenze erfüllt.
Drei häufige Fehler bei der Stackup-Abstimmung
- Ein Ziel für den gesamten Vorstand: verschiedene Schichten und Strukturen können unterschiedliche Geometrie haben. Binden Sie jedes Ziel an seine Schicht und Netto-Klasse.
- Breite und Lücke ohne Eigentum: Eine vorgeschlagene Prozessanpassung passt möglicherweise nicht mehr zum BGA Flucht. Feste Grenzen markieren und Halten Sie Freigabe für jede erlaubte Änderung.
- Eine Testanfrage ohne Gutscheindefinition: ein Bericht kann die Frage des Käufers nicht beantworten, ob er die falsche Schicht oder-Struktur misst.
Für eine Fertigungsdiskussion senden Sie die Zeichnung, Impedanztabelle, vorgeschlagener Stapel, Gerber oder ODB++ Dateien und Channel-Einschränkungen, die sich nicht ändern können. Die PCBArise Materialien und Stackup Seite beschreibt den Service-Kontext; das eigentliche Konstruktionspaket liefert den elektrischen Bedarf.
Über den Autor
PCBArise Electronics
PCBArise Electronics veröffentlicht diese Anleitung zum Design und NPI Teams bereiten klarere Fertigungsdateien vor. Die Anforderungen für jeden tatsächlichen Build werden aus dem aktuellen Designpaket bestätigt.
FAQ
Häufig gestellte Fragen
Was gehört auf eine PCB-Fertigungszeichnung mit kontrollierter Impedanz?+
Erstellen Sie eine Tabelle mit Signalklasse, Lage, Referenzfläche, einseitigem oder differentiellem Sollwert, Toleranz, Nennbreite und gegebenenfalls Paarabstand. Legen Sie den Lagenaufbau bei und markieren Sie, welche Maße der Hersteller anpassen darf.
Reicht „100 Ω differentiell“ als Stackup-Vorgabe?+
Nein. Benennen Sie das Signalpaar, die Signallage, die Referenzfläche, die Toleranz, die Geometrie und den Testcoupon oder das Messverfahren. Derselbe Impedanzwert kann auf verschiedenen Lagen unterschiedliche Leiterbahnbreiten erfordern.
Darf der PCB-Hersteller meine Leiterbahnbreite ändern?+
Nur innerhalb der ausdrücklich erlaubten Grenzen. Markieren Sie feste Breiten und Abstände in engen Ausfädelungen und prüfen Sie die vorgeschlagene Endgeometrie vor der Fertigung. Fehlt Platz für eine Änderung, fixieren Sie das Maß und passen Sie den Lagenaufbau an.
Beweist ein Impedanzcoupon die Richtigkeit jeder PCB-Leiterbahn?+
Nein. Er misst eine repräsentative Struktur, die mit dem Panel gefertigt wurde. Legen Sie die passende Lage und Referenzfläche fest, fordern Sie das Messergebnis an und prüfen Sie die Leistung des gesamten Kanals getrennt.
Muss ich das genaue Laminat vorgeben?+
Ja, wenn elektrische Eigenschaften oder Zulassung genau dieses Material verlangen. Sonst können Sie eine geeignete Materialfamilie und die geforderten Dielektrikumseigenschaften nennen und festlegen, welche Alternativen vor Fertigungsbeginn freizugeben sind.
Technische Referenzen
Quellen, die für diesen Leitfaden verwendet werden
Diese Quellen erklären die oben beschriebenen Normen, Materialien oder Prozessdetails. Überprüfen Sie die aktuelle Revision, wenn Sie sie auf ein neues Design anwenden.