1+N+1
Eine Mikrovia-Schicht pro Seite für einen kostenbewussten Übergang von herkömmlichen Mehrschichten.
HDI PCB Fertigung unterstützt Feine-Pitch-Escape-Routing und Kompaktbrettgeometrie durch Lasermikrovias, sequentielle Laminierung und Zuverlässigkeitsorientiert über Struktur.
Mehr sequentielle Laminierung ist nicht automatisch besser. Die richtige Struktur erreicht Fanout und Signalziele ohne vermeidbare Prozessrisiken hinzuzufügen.
Eine Mikrovia-Schicht pro Seite für einen kostenbewussten Übergang von herkömmlichen Mehrschichten.
Zwei aufeinanderfolgende Laminierungszyklen für den Dichter BGA Escape und mehr Routingfreiheit.
Fortgeschrittene Prozessoren, RF Module und stark eingeschränkte Verbindung.
Microvia-Konnektivität zwischen den Ebenen für Designs, die keinen festen Aufbau verwenden können.
Die folgenden Werte beschreiben verfügbare erweiterte Fähigkeiten, nicht ein Versprechen, dass jede Grenze auf einem Board kombiniert werden kann.

F&E-Prototyp und High-End HDI Builds
| Anzahl Schichten | Bis zu 64 layers für Prototypen / Engineering-Bauten |
|---|---|
| Minimale Spur / Abstand | 2 / 2 mil (0.05 / 0.05 mm) |
| Standard-Mechanikbohrer | 0.15 mm |
| Fortgeschrittene / spezielle Lochfähigkeit | Bis auf 0.10 mm, vorbehaltlich Design und Prozessüberprüfung |
| Minimaler Laser microvia | 0.075 mm |
| Aspektverhältnis | Bis zu 20:1 für qualifizierte Designs; 15:1 oder unten für Standard-fortgeschrittene Produktion |
| HDI Strukturen | 1+N+1, 2+N+2, mehrstufige HDI und Any-Layer HDI |
| Über Technologie | Blind-Vias, begrabene Vias, gestapelte Vias, gestaffelte Vias, via-in-pad, VIPPO / POFV, harzgefüllt und überzogene Durchstechflaschen |
| Sequentielle Laminierung | Unterstützt |
| Verbindung mit beliebigen Schichten | Unterstützt |
| Zurück Bohren | Unterstützt |
| kontrollierte Impedanz | ±10% Standard; ±5% für strengere Anforderungen |
| Warpage-Kontrolle | ≤0.5% verfügbar, sofern angegeben, vorbehaltlich des Stapels und Design-Review |
| Hochgeschwindigkeits- / Hochfrequenzmaterialien | Rogers, Taconic/AGC, PTFE/Teflon, F4B, High-Tg FR-4 und andere verlustarme Speziallaminate |
Fähigkeitswerte sind designabhängig. Material, Kupfergewicht, Schichtzahl, über Struktur, fertige Dicke und Oberflächenfinish kann die erreichbare Kombination ändern.
Gestapelte Vias maximieren die Dichte, während gestaffelte Strukturen Stress reduzieren können. Via-in-Pad unterstützt feine BGA-Fanouts, erfordert jedoch eine kontrollierte Füllung und-Planarisierung.

Bestätigen Sie die Mikrovia-Geometrie, Erfassungspads, Füllung, Stapeln der dielektrischen Dicke und, bevor das Produktionspaket HDI eingefroren wird.
Nutzen Sie diese Beispiele als Ausgangspunkt. Die Platinenkonstruktion folgt noch immer der elektrischen, mechanischen und Qualifikationsanforderungen.
Wearables und platzbeschränkte Verbrauchergeräte.
Dichte Fanout für Pakete bei 0.4 mm Tonhöhe und unten.
DDR, PCIe und SerDes Kanäle mit kontrollierten Übergängen.
Module, die ein kompaktes Routing erfordern und kontrollierte Impedanz.
Tragbare Diagnose und bildgebende Elektronik.
ADAS, Kamera und Sensormodule mit hoher Verbindungsdichte.
Diese Antworten adressieren gemeinsame HDI Struktur, Mikrovia, Impedanz und Herstellbarkeitsentscheidungen.
Erweitert HDI Builds können eine 0.075 mm Laserbohrer. Das Fangpad, dielektrische Dicke und microvia Seitenverhältnis erfordert noch Stackup-Level-Bestätigung.
Ja, jede Verbindungsschicht ist für Designs verfügbar, die während des gesamten Aufbaus eine Microvia-Konnektivität benötigen. Es erhält eine spezielle technische und-Laminierungsprüfung.
A 1+N+1 Struktur ist der übliche Einstiegspunkt. Engineering sollte nur sequentielle Schichten hinzufügen, wenn oder Signalanforderungen rechtfertigen sie.
Material Dk, dielektrische Dicke, Kupfergeometrie und fertige Dicke werden zusammen modelliert. ±5% Kontrolle ist für strengere Anforderungen an qualifizierte fortgeschrittene Builds verfügbar.
Vergleichen Sie HDI mit konventioneller Mehrschichtkonstruktion, veröffentlichten Prozesslimits, DFM Test und Prototypvalidierung.
Teilen Sie die verfügbaren Gerber, ODB++, Zeichnung, Stackup oder Projektanforderungen mit dem PCBArise Team.